РГР / РГР Шкутова арифметика

Министерство науки и высшего образования РФ

Федеральное государственное автономное образовательное учреждение высшего образования

«Омский государственный технический университет»

Кафедра «Информатика и вычислительная техника»

ОТЧЁТ ПО РАСЧЕТНО-ГРАФИЧЕСКОЙ РАБОТЕ

по дисциплине «Арифметические и логические основы вычислительной техники»

«Разработка арифметико-логического устройства, выполняющего деление со сдвигом сумматора без восстановления остатка в модифицированном прямом коде»

студентки Шкутовой Альбины Витальевны группы ИВТ-234

Пояснительная записка

Шифр работы От-2068998-23-ИВТ-234-23 ПЗ

Направление 09.03.01

Ассистент Горшенин А.Ю.

Студент Шкутова А.В.

Омск 2024

1 ИСПОЛЬЗУЕМЫЕ ОБОЗНАЧЕНИЯ

В данной работе используются схемы алгоритмов в соответствии с ГОСТ 19.701-90 и структурные схемы операционных устройств в соответствии с ГОСТ 2.743-91.

В символах схем алгоритмов применяются следующие обозначения:

Обозначение	Значение
SM	Сумматор мантисс
SP	Сумматор порядков
R	Регистр мантисс
RP	Регистр порядков
:=	Присвоение значения регистру, отдельному биту регистра или триггеру
++	Увеличение сумматора на 1
--	Уменьшение сумматора на 1
+=	Сложение сумматора с регистром или неким заранее заданным значением
-=	Вычитание сумматора с регистром или неким заранее заданным значением
<-	Сдвиг влево на 1 бит
->	Сдвиг вправо на 1 бит
[n]	Обращение к некоторому биту регистра или сумматора (индексация начинается с единицы)
⨁	Исключающее «или»

Таблица 1 – Обозначения, используемые в символах схем алгоритмов

Таблица 2 – Управляющие сигналы

Таблица 3 – Логические условия

2 ОПИСАНИЕ УСТРОЙСТВА

Данное устройство реализует алгоритм деления в прямом коде с подвижным сумматором, без восстановления остатка. На вход подаются два числа с плавающей запятой, которые характеризуются мантиссой и порядком. Все числа записаны в прямом коде.

Мантисса каждого числа представлена в виде Зн,1xxxxxxx,где Зн — знак числа, а x – биты модуля мантиссы этого числа, то есть, каждая мантисса имеет один бит знака и восемь бит модуля.

Алгоритм деления в прямом коде с подвижным сумматором, без восстановления остатка:

В R1 помещается результат, R2 хранит в себе mB, SM – mA.

Перед началом деления необходимо проверить условие: | mA| < |mB |, иначе необходимо выполнить денормализацию SM вправо и увеличить его порядок на единицу.

После проверки необходимого условия переходим к процессу деления:

1. Сдвигаем SM влево.

2. Отнимаем R2 от SM.

3. Сдвигаем R1 влево и записываем инверсию SM[1].

4. Если получившееся значение SM отрицательное, в следующем цикле необходимо не отнимать, а прибавлять R2.

5. Повторять пункты до получения требуемого числа цифр частного.

6. Вычислить порядок результата деления.

3 СТРУКТУРНАЯ СХЕМА УСТРОЙСТВА

Структурная схема устройства показана на рисунке 1.

Рисунок 1 – Структурная схема устройства деления в прямом коде со сдвигом сумматора, без восстановления остатка

4 СХЕМА АЛГОРИТМА РАБОТЫ УСТРОЙСТВА

На рисунке 2 представлена схема алгоритма работы устройства, описывающая следующий алгоритм выполнения деления:

Рисунок 2 – Схема алгоритма выполнения операции деления

5 РЕШЕНИЕ ПРИМЕРА