Министерство науки и высшего образования РФ

Федеральное государственное автономное образовательное учреждение высшего образования

«Омский государственный технический университет»

Кафедра «Информатика и вычислительная техника»

ОТЧЁТ ПО РАСЧЕТНО-ГРАФИЧЕСКОЙ РАБОТЕ

по дисциплине «Арифметические и логические основы вычислительной техники»

«Разработка арифметико-логического устройства, выполняющего деление со сдвигом сумматора без восстановления остатка в модифицированном дополнительном коде»

студента Кит Дениса Владимировича группы ПИН-221

Пояснительная записка

Шифр работы От-2068998-43-ПИН-221-18 ПЗ

Направление 09.03.04

Доцент, к.т. Н Червенчук И.В

Студент Кит Д.В

Омск 2023

РЕФЕРАТ

Отчет 15 с., 1 ч., 5 рис., 3 табл., 4 источ.,

СХЕМА АЛГОРИТМА, МАНТИСА, АРИФМЕТИКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО, РЕГИСТР, СХЕМА УСТРОЙСТВА

Объектом исследования является процесс деление в модифицированном дополнительном коде.

Цель работы – разработать алгоритм арифметико-логического устройства, выполняющее, выполняющее деление в модифицированном дополнительном коде со сдвигом сумматора и без восстановления остатка.

В процессе работы проводились экспериментальные исследования файлов различной длины слов в тексте, состава и размера файла

В результате исследования выявлены границы работы устройства

Содержание

1 Реализация операции деления 5

2 Схема алгоритма 7

3 Схема устройства 12

4 Пример выполнения операции 13

ЗАКЛЮЧЕНИЕ 15

Список использованных источников 16

Введение

Данная расчетно-графическая работа выполнена студентом первого курса Омского Государственного Технического Университета по дисциплине «Арифметические и логические основы вычислительных систем». В работе представлено решение задачи по реализации арифметико-логического устройства, выполняющее деление в модифицированном дополнительном коде со сдвигом сумматора и без восстановления остатка, а также схема алгоритма.

1 Реализация операции деления

При выполнении операции С = A / B в модифицированном дополнительном коде со сдвигом сумматора и без восстановления остатка перед началом цикла происходит проверка: если делитель по модулю меньше, чем делимое, то производится сдвиг делителя в сторону младших разрядов, а его порядок увеличивается на один. Мантисса А загружается в сумматор, мантисса Б загружается в регистр R2, регистр R1 обнуляется. При выполнении операции деления порядки операндов складываются.

Алгоритм решения:

0) Изначально до выполнения цикла анализируются знаки делимого и делителя, тем самым определяя начало цикла. В случае если знаки одинаковы, то младшим разрядом регистра R1 становится единица, а первым действием цикла становится вычитание R2 из сумматора. В противоположном же случае младшим разрядом регистра R1 становится ноль, а первым действием цикла становится сложение сумматора с R2.

1) После проведения первого арифметического действия анализируется знак сумматора и регистра. В случае, если знаки одинаковые, то производится сдвиг регистра R1 в сторону старших разрядов, а в младший разряд регистра R1 загоняется единица. В ином случае регистр R1 сдвигается в сторону старших разрядов, а в младший разряд регистра загоняется ноль.

2) Далее сумматор сдвигается в сторону старших разрядов и происходит арифметическое действие, определяемое в прошлом шаге. После снова анализируется знак сумматора и регистра R2, после чего шаг 1 и шаг 2 повторяются до выполнения в цикле 8 операций.

3) После реализации алгоритма, проанализировав знак, полученного на регистре R1 результата, и знак сумматора, проводится коррекция. В случае, если знаки регистра R1 и сумматора одинаковы, то к регистру R1 прибавляется 11,00000000, в ином случае к регистру R1 прибавляется 11,00000001. Полученный результат на регистре R1 является ответом к решению задачи.

В таблице 1 приведены выполняемые операции цикла в зависимости от знака сумматора и знака регистра R2

Таблица 1 - выполняемые операции цикла в зависимости от знака сумматора и знака регистра R2.

Знак сумматора	Знак регистра R1	Анализ знаков	операция
00	00	совпадает	<<R1, R1[N-1] = 1, SM-=R2
00	11	Не совпадает	<<R1, R1[N-1] = 0, SM+=R1
11	00	Не совпадает	<<R1, R1[N-1] = 0, SM+=R1
11	11	совпадает	<<R1, R1[N-1] = 1, SM-=R2

2 Схема алгоритма

На рисунке 1 представлен алгоритм ввода данных и начальная проверка на возможность деления и в случае, если проверка подтверждается, осуществляется переход на вывод результата (в регистрах RM1 и SP находятся нулевые значения, они и выводятся.) Далее проверяется RM2 на ноль, если проверка подтверждается, выводится сообщение об ошибке «деление на ноль».

Рисунок 1- Схема алгоритма ввода данных и начальной проверки

На рисунке 2 представлена Схема алгоритма деления чисел без восстановления остатка в модифицированных кодах.

Рисунок 2 – Схема алгоритма деления чисел без восстановления остатка в модифицированных кодах.

На рисунке 3 представлена схема алгоритма денормализации делимого.

Рисунок 3 – Схема алгоритма денормализации делимого

3 Схема устройства

На рисунке 5 представлена схема устройства деления со сдвигом сумматора, без восстановления остатка.

Рисунок 5- Схема устройства деления

4 Пример выполнения операции

1) A B-?

mA=00,10111011; pA=0010; SM=00,10111011;

mB=00,11010101; pB=0110; RM2=00,11010101; -RM2=11,00101011;

RM1=0,00000000; SP=0000

Сложение порядков	SP=RPA-RPB=0010
0)	SM=00,10111011 RM2=00,11010101 -RM2=11,00101011 SM = 11,11100110	RM1=0,00000001
1)	<SM=11,11001100 RM2=00,11010101 SM=00,10100001	<RM1=0,00000010
2)	<SM=01,01000010 -RM2=11,00101011 SM=00,01101101	<RM1=0,00000101
3)	<SM=00,11011010 -RM2=11,00101011 SM=00,00000101	<RM1=0,00001011
4)	<SM=00,00001010 -RM2=11,00101011 SM=11,00110101	<RM1=0,00010111
5)	<SM=10,01101010 +RM2=00,11010101 SM=11,00111111	<RM1=0,00101110
6)	<SM=10,01111110 +RM2=00,11010101 SM=11.01010011	<RM1=0,01011100
7)	<SM=10,10100110 +RM2=00,11010101 SM=11,01111011	<RM1=0,10111000
8)	<SM=10,11110110 +RM2=00,11010101 SM=11,11001011	<RM1=0,11100000
Поправка	SM=11,11001011 +11,00000001 SM=00,11001100

Ответ: mC=00,11001100; pC=0010

Проведем проверку, поделив сумматор на прошлый ответ. В результате должно получится mB

Сложение порядков	SP=RPA-RPB=0010
0)	SM=00,10111011 RM2=00,11001100 -RM2=11,00110100 SM = 00,11101111	RM1=00,00000001
1)	<SM=01,11001100 RM2=00,11001100 SM=11,10100001	<RM1=00,00000011
2)	<SM=10,01000010 SM=00,10100001 SM=00,01101101	<RM1=00,00000110
3)	<SM=01,11011010 -RM2=11,00110100 SM=11,00000101	<RM1=00,00001101
4)	<SM=11,10001010 RM2=00,11001100 SM=00,10110101	<RM1=00,00011010
5)	<SM=01,01101010 -RM2=11,00110100 SM=11,00111111	<RM1=00,00110101
6)	<SM=10,01111110 RM2=00,11001100 SM=00.11010011	<RM1=00,01101010
7)	<SM=01,10100110 -RM2=11,00110100 SM=11,01111011	<RM1=00,11010101
8)	<SM=01,11110110 -RM2=11,00110100 SM=11,11001011	<RM1=01,11010101
Поправка	SM=01,11010101 +11,00000000 SM= 00,11010101	RM2=00,11010101

Ответ: mC=00,11010101; pC=0110

ЗАКЛЮЧЕНИЕ

Таким образом, было разработано арифметико-логического устройство, выполняющее деление в модифицированном дополнительном коде со сдвигом сумматора и без восстановления остатка, а также схема алгоритма. В ходе работы были представлены схемы алгоритмов решения задачи устройством, схема самого устройства, а также примеры работы арифметико-логического устройства.

Список использованных источников

1 Потапов, В. И. Компьютерная арифметика и алгоритмическое моделирование арифметических операций [Электронный ресурс] : учеб. пособие для студентов по направлению 230100 "Информатика и вычислительная техника" / В. И. Потапов, О. П. Шафеева ; ОмГТУ. - Электрон. текстовые дан. (936 Кб). – Омск : Изд-во ОмГТУ, 2014. – 1 эл. опт. диск (CD-ROM).

2 Потапов, В. И. Компьютерная арифметика и алгоритмическое моделирование арифметических операций: учеб. пособие для вузов по направлению 230100 «Информатика и вычислительная техника» / В. И. Потапов, О. П. Шафеева. – Омск : Изд-во ОмГТУ, 2005. – 95 с.

3 Потапов, В. И. Основы компьютерной арифметики и логики : учеб. пособие для вузов по направлению 230100 «Информатика и вычислительная техника» / В. И. Потапов, О. П. Шафеева, И. В. Червенчук. – Омск : Изд-во ОмГТУ, 2004. – 172 с.

4 Червенчук И.В. метических устройств: метод. указания / Минобрнауки России, ОмГТУ ; [сост. И. В. Червенчук]. – Омск : Изд-во ОмГТУ, 2017. -33 c.