РГР / IVT-222_Nazrov N.M._AiLOVS_RGR_2023
.docx
Министерство образования и науки РФ
федеральное государственное автономное образовательное учреждение высшего образования
«Омский государственный технический университет»
Факультет (институт) |
Информационных технологий и компьютерных систем |
|
|
Кафедра |
Информатики и вычислительной техники |
|
|
Расчетно-графическая работа
по дисциплине |
Арифметические и логические основы вычислительных систем |
|
|
на тему |
Разработка операционного устройства для деления в дополнительном коде |
Пояснительная записка
Шифр проекта |
020-РГР-09.03.01-№22-ПЗ |
|
|
|
Студента (ки) |
Назиров Насимджон Мирзаджонович |
||||||||
|
|
|
|
фамилия, имя, отчество полностью |
||||||||
|
|
|
Курс |
1 |
|
Группа |
ИВТ-222 |
|
||||
|
|
|
|
|
|
|
|
|
||||
|
|
|
Направление (специальность) |
09.03.01 – |
||||||||
|
|
|
Информатика и вычислительная техника |
|||||||||
|
|
|
код, наименование |
|||||||||
|
|
|
Руководитель |
ассистент |
||||||||
|
|
|
|
ученая степень, звание |
||||||||
|
|
|
Романенко Э.А. |
|||||||||
|
|
|
фамилия, инициалы |
|||||||||
|
|
|
Выполнил (а) |
|
||||||||
|
|
|
|
дата, подпись студента (ки) |
||||||||
|
|
|
|
|||||||||
|
|
|
Работа защищен (а) с количеством баллов |
|
||||||||
|
|
дата, подпись руководителя |
|
|
|
Омск 2023
1 ИСПОЛЬЗУЕМЫЕ ОБОЗНАЧЕНИЯ
В данной работе используются схемы алгоритмов в соответствии с ГОСТ 19.701-90 и структурные схемы операционных устройств в соответствии с ГОСТ 2.743-91.
В символах схем алгоритмов применяются следующие обозначения:
Обозначение |
Значение |
SM |
Сумматор мантисс |
SP |
Сумматор порядков |
R |
Регистр мантисс |
RP |
Регистр порядков |
:= |
Присвоение значения регистру, отдельному биту регистра или триггеру |
++ |
Увеличение сумматора на 1 |
-- |
Уменьшение сумматора на 1 |
+= |
Сложение сумматора с регистром или неким заранее заданным значением |
-= |
Вычитание сумматора с регистром или неким заранее заданным значением |
<- |
Сдвиг влево на 1 бит |
-> |
Сдвиг вправо на 1 бит |
[n] |
Обращение к некоторому биту регистра или сумматора (индексация начинается с единицы) |
⊕ |
Исключающее «или» |
Таблица 1 — Обозначения, используемые в символах схем алгоритмов
Таблица 2 – управляющие сигналы
Таблица 3 – логические условия
2 ОПИСАНИЕ УСТРОЙСТВА
Данное устройство реализует алгоритм деления в прямом коде с подвижным сумматором, без восстановления остатка. На вход подаются два числа с плавающей запятой, которые характеризуются мантиссой и порядком. Все числа записаны в прямом коде.
Мантисса каждого числа представлена в виде Зн,1xxxxxxx,где Зн — знак числа, а x – биты модуля мантиссы этого числа, то есть, каждая мантисса имеет один бит знака и восемь бит модуля.
Алгоритм деления в прямом коде с подвижным сумматором, без восстановления остатка:
В R1 помещается результат, R2 хранит в себе mB, SM – mA. Перед началом деления необходимо проверить условие: | mA|
< |mB |, иначе необходимо выполнить денормализацию SM вправо
и увеличить его порядок на единицу.
После проверки необходимого условия переходим к процессу деления:
Сдвигаем SM влево
Отнимаем R2 от SM
Сдвигаем R1 влево и записываем инверсию SM[1]
Если получившееся значение SM отрицательное, в следующем цикле необходимо не отнимать, а прибавлять R2
Повторять пункты до получения требуемого числа цифр частного.
Вычислить порядок результата деления.
3 СТРУКТУРНАЯ СХЕМА УСТРОЙСТВА
Структурная схема устройства показана на рисунке 1.
Рисунок 1- структурная схема устройства деления в прямом коде со сдвигом сумматора, без восстановления остатка
4 СХЕМА АЛГОРИТМА РАБОТЫ УСТРОЙСТВА
На рисунке 2 представлена схема алгоритма работы устройства, описывающая следующий алгоритм выполнения деления:
Рисунок 2 – схема алгоритма выполнения операции деления
